什么是柜台?
计数器是一种可以根据特定事件发生多少次来对任何特定事件进行计数的设备。在数字逻辑系统或计算机中,此计数器可以根据时钟信号计数并存储发生任何特定事件或过程的时间。计数器最常见的类型是具有单个时钟输入和多个输出的顺序数字逻辑电路。输出代表二进制或二进制编码的十进制数。每个时钟脉冲增加或减少数字。
什么是异步?
异步代表没有同步。不存在或同时发生的事物。在计算或电信流中,异步代表通过仅在先前的操作完成时才发送脉冲而不是按固定间隔发送脉冲来控制操作时序。
异步计数器
现在我们了解了什么是 计数器 以及“ 异步 ”一词的含义是什么。异步计数器可以使用异步时钟输入进行计数。使用触发器可以轻松制造计数器。由于计数取决于时钟信号,因此在异步计数器的情况下,将变化的状态位作为时钟信号提供给后续触发器。这些触发器串联在一起,并且时钟脉冲通过计数器波动。由于纹波时钟脉冲,通常称为纹波计数器。异步计数器可以计数2 n -1个可能的计数状态。
异步截断计数器和十年计数器
由于诸如MOD-16之类的异步计数器具有4位分辨率的最大输出数,因此还可以在计数状态小于其最大输出数的配置中使用基本的异步计数器。模计数器或MOD计数器是这些类型的计数器之一。进行配置时,计数器会将自身重置为零(处于预先配置的值),并且序列被截断。
因此,如果将达到特定分辨率数量(n位分辨率)的计数器称为全序列计数器,另一方面,如果计数小于最大数量,则称为截断计数器。
为了利用触发器中异步输入的优势,可以将异步截断计数器与组合逻辑一起使用。
可以使用附加的逻辑门修改Modulo 16异步计数器,并且可以使用输出将产生十进制(除以10)的计数器输出的方式使用,这在计数标准十进制数或算术电路中很有用。这种计数器称为十年计数器。
十年计数器需要在输出达到十进制值10时重置为零。
如果我们计算0-9(10步),则二进制数将为–
数数 | 二进制数 | 十进制值 |
0 | 0000 | 0 |
1个 | 0001 | 1个 |
2 | 0010 | 2 |
3 | 0011 | 3 |
4 | 0100 | 4 |
5 | 0101 | 5 |
6 | 0110 | 6 |
7 | 0111 | 7 |
8 | 1000 | 8 |
9 | 1001 | 9 |
因此,当输出达到1001(BCD = 9)时,计数器需要复位。要重置计数器,我们需要将此条件反馈给重置输入。计数0000(BCD = 0)到1001(BCD = 9)的计数器称为BCD或二进制编码的十进制计数器。
异步十年计数器的时序图及其真值表
在上图中,一个基本的异步计数器用作十进制计数器配置,它使用4个JK触发器和一个NAND门74LS10D。异步计数器在每个时钟脉冲上从0000(BCD = 0)到1001(BCD = 9)开始递增计数。每个JK触发器输出均提供二进制数字,并将二进制输出作为时钟输入馈入下一个后续触发器。在最终输出1001(十进制为9)中,输出D(最高有效位)和输出A(最低有效位)均处于逻辑1。这两个输出跨接74LS10D的输入。当接收到下一个时钟脉冲时,74LS10D的输出将状态从逻辑高电平或1还原为逻辑低电平或0。
在这种情况下,当74LS10D改变输出时,由于与非门的输出跨接74LS73 CLEAR输入,因此74LS73 JK触发器将复位。当触发器复位时,从D到A的输出全部变为0000,而与非门的输出复位回到逻辑1。采用这种配置,图像中所示的上层电路变为Modulo-10或十进制计数器。
十年计数器的真值表如下表所示:
时钟脉冲 | 十进制值 | 输出-D | 输出– C | 输出– B | 输出-A |
1个 | 0 | 0 | 0 | 0 | 0 |
2 | 1个 | 0 | 0 | 0 | 1个 |
3 | 2 | 0 | 0 | 1个 | 0 |
4 | 3 | 0 | 0 | 1个 | 1个 |
5 | 4 | 0 | 1个 | 0 | 0 |
6 | 5 | 0 | 1个 | 0 | 1个 |
7 | 6 | 0 | 1个 | 1个 | 0 |
8 | 7 | 0 | 1个 | 1个 | 1个 |
9 | 8 | 1个 | 0 | 0 | 0 |
10 | 9 | 1个 | 0 | 0 | 1个 |
11 | 0 | 0 | 0 | 0 | 0 |
下图显示了时序图,时钟信号上的4个输出状态。复位脉冲也显示在图中。
创建异步计数器,示例和可用性
我们可以使用截断计数器输出的方法修改异步计数器的计数周期。对于其他计数周期,我们可以更改与非门之间的输入连接,也可以添加其他逻辑门配置。
如前所述,最大模数可以使用n个触发器实现,即2 n。为此,如果我们要设计一个截断的异步计数器,则应找出2的最低乘方,该乘方大于或等于所需的模数。
例如,如果我们要计数0到56或mod – 57并从0开始重复,则所需的最大触发器数为n = 6,这将使最大模数为64。如果选择较少的触发器数,则模数不足以对从0到56的数字进行计数。如果我们选择n = 5,则最大MOD将为= 32,不足以进行计数。
我们可以级联两个或更多的4位波纹计数器,并将每个个体配置为“ 16分频”或“ 8分频”格式,以获得MOD-128或更多指定的计数器。
在74LS段中,可以以这种方式配置7493 IC,例如,如果将7493配置为“ 16分频”计数器,并将另一个7493芯片组级联为“ 8分频”计数器,则将获得“ 128分频”频率分频器。
其它IC等74LS90,可以被配置为提供可编程纹波计数器或分频器2,除除以3或除以5个或其它组合也是如此。
另一方面,74LS390是另一个灵活的选择,它可以用于2到50,100的大除数以及其他组合。
分频器
异步计数器的最佳用途之一是将其用作分频器。我们可以将高频时钟频率降低到比实际高频时钟低很多的可用稳定值。对于数字电子产品,与时序相关的应用,数字时钟,中断源生成器,这非常有用。
假设我们使用经典的NE555定时器IC,它是单稳态/非稳态多谐振荡器,工作频率为260 kHz,稳定性为+/- 2%。我们可以轻松地添加一个“ 2分频” 18位纹波计数器,并获得1 Hz的稳定输出,该输出可用于产生1秒的延迟或1秒的脉冲,这对于数字时钟非常有用。
这是一个简单的电路,可以通过使用纹波计数器对频率进行分频来从不稳定的源产生稳定的频率或时序。除信号发生器外,更精确的晶体振荡器可以产生精确的高频。
异步计数器的优缺点
使用D型触发器可以轻松构建异步计数器。它们可以使用“除以n ”计数器电路来实现,这在与更大的计数范围相关的应用中提供了更大的灵活性,而截断的计数器可以产生任何模数计数。
但是,尽管具有这些功能,异步计数器仍存在一些局限性和缺点。
在使用异步计数器时,需要另外一个用于重新同步触发器的重新同步输出触发器。同样,对于截断的序列计数,当它不等于时,需要额外的反馈逻辑。
当计数大量比特时,由于链式系统的原因,连续级的传播延迟变得太大,很难消除。在这种情况下,同步计数器更快,更可靠。当高时钟频率应用于异步计数器时,异步计数器中也存在计数错误。