计算机使用二进制数字0和1。加法器电路使用这些二进制数并计算加法。甲二进制加法器电路可以使用由EX-OR和AND门。求和输出提供两个元素，第一个是SUM，第二个是Carry Out。
当我们在以10为基础的数学中使用算术求和过程时，例如将两个数字相加
我们将每列从右至左相加，如果相加大于或等于10，则使用进位。在第一个加法中6 + 4是10。我们写了0，并将1携带到下一列。因此，每个值都有一个基于其列位置的加权值。
如果是二进制数字加法，则过程相同。这里使用二进制数代替两个拒绝数。在二进制中，我们仅得到两个数字1或0。这两个数字可以代表SUM或CARRY或两者都代表。与二进制数字系统一样，1 是 最大位数，我们仅在加法等于或大于1 +1时产生进位，因此，进位将传递到下一列进行加法。
主要有两种类型的加法器：Half Adder和Full Adder。在半加法器中，我们可以将2位二进制数相加，但不能在半加法器中与两个二进制数相加进位。但是在全加器电路中，我们可以将进位与两个二进制数相加。我们还可以通过级联完整的加法器电路来添加多位二进制数。在本教程中，我们将重点讨论半加法器电路，而在下一个教程中，我们将介绍全加法器电路。我们还使用一些IC来实际演示Half Adder电路。
半加法器电路：
下面是半加器的框图，该半加器仅需要两个输入并提供两个输出。
让我们看一下可能二进制加两个位，
| 1 ST位或位 | 2第二位或位 | 总数之和 < | 携带 |
| 0 | 0 | 0 | 0 |
| 1个 | 0 | 1个 | 0 |
| 0 | 1个 | 1个 | 0 |
| 1个 | 1个 | 0 | 1个 |
我们将第一位数字（可以表示为A）和第二位数字（可以表示为B）相加在一起，可以看到求和结果并带有进位。前三排0 + 0,0 + 1或1 + 0的加入量为0或1，但没有进位，但在最后一排，我们增加1 + 1 ，这是产生进位1沿结果0。
因此，如果我们看到加法器电路的操作，我们只需要两个输入，它将产生两个输出，一个是加法结果，表示为SUM，另一个是CARRY OUT位。
半加法器电路的构造：
我们已经看到了上面带有两个输入A，B和两个输出Sum，执行的Half Adder电路的框图。我们可以使用两个基本门来制作该电路
- 2输入异或门或异或门
- 二输入AND门。
2输入异或门或异或门
异或门用于产生SUM位，而与门用于产生相同输入A和B的进位位。
这是两个输入EX-OR门的符号。A和B是两个二进制输入，SUMOUT是两个数字相加后的最终输出。
EX-OR门的真值表是–
| 输入A | 输入B | 总和 |
| 0 | 0 | 0 |
| 0 | 1个 | 1个 |
| 1个 | 0 | 1个 |
| 1个 | 1个 | 0 |
在上表中，我们可以看到EX-OR门的总和输出。当位A和B中的任何一位为1时，门的输出将变为1。在另外两个输入均为0或1的情况下，异或门产生0个输出。在此处了解有关EX-OR门的更多信息。
2输入与门
X-OR门仅提供和而不提供1 + 1的进位位，我们需要另一个门进行进位。AND门非常适合此应用。
这是两个输入与门的基本电路。与EX-OR门一样，它有两个输入。如果我们在输入中提供A和B位，它将产生一个输出。
输出取决于AND门真值表-
|
输入A |
输入B |
进位输出 |
|
0 |
0 |
0 |
|
0 |
1个 |
0 |
|
1个 |
0 |
0 |
|
1个 |
1个 |
1个 |
上面显示了AND门的真值表，其中仅当两个输入均为1时才会产生输出，否则，如果两个输入均为0或任何一个输入为1时将不提供输出。在这里了解更多关于AND门的信息。
半加法逻辑电路：
因此，可以通过组合这两个门并在两个门中提供相同的输入来构成半加器逻辑电路。
这是半加器电路的构造，因为我们可以看到两个门被组合在一起，并且两个门中都提供了相同的输入A和B，我们得到了EX-OR门上的SUM输出和AND门上的进位位。
Half Adder电路的布尔表达式是-
总和= A XOR B（A + B） 携带= A AND B（AB）
半加器电路的真值表如下-
|
输入A |
输入B |
总和（异或） |
携带（和退出） |
|
0 |
0 |
0 |
0 |
|
1个 |
0 |
1个 |
0 |
|
0 |
1个 |
1个 |
0 |
|
1个 |
1个 |
0 |
1个 |
半加法器电路的实际演示：
我们可以在面包板上实际制作电路以清楚地了解它。为此，我们使用了74系列74LS86和74LS08中两个广泛使用的XOR和AND芯片。
两者都是门IC。74LS86在芯片内部具有四个XOR门，而74LS08在芯片内部具有四个AND门。这两个IC广泛可用，我们将使用这两个IC制造半加器电路。
下面是这两个IC的引脚图：
将这两个IC用作半加法器电路的电路图-
我们在实验板上构建了电路，并观察了输出。
在上述电路图一个从74LS86 XOR门的使用和的一个还与门从74LS08使用。 74LS86的引脚1和2是门的输入，引脚3是门的输出，在另一侧，74LS08的引脚1和2是与门的输入，而引脚3是门的输出。两个IC的7号引脚均连接至GND，两个IC的第14引脚均连接至VCC。在我们的情况下，VCC为5v。我们添加了两个LED以标识输出。当输出为1时，LED将发光。
我们在电路中添加了DIP开关以在栅极上提供输入，对于位1，我们提供5V作为输入，对于位0，我们通过4.7k电阻提供GND。4.7k电阻用于在开关处于断开状态时提供0输入。
演示视频如下。
半加法器电路用于计算机中的位加法和与逻辑输出相关的操作。而且，它的主要缺点是我们不能在电路中用A和B输入提供进位。由于这个限制，构成了整个加法器电路。