全减法器电路及其结构

在上一个半减法器电路教程中，我们已经看到计算机如何使用单位二进制数字0和1进行减法运算并创建Diff和Borrow位。今天我们将学习全减法电路的构造。

全减法器电路

半减法器电路的主要缺点是：我们没有范围为Half-Subtractor中的减法提供 借 位。在完全减法器结构的情况下，我们实际上可以借用电路中的输入，并可以用其他两个输入A和B减去它。因此，在完全减法器电路的情况下，我们有三个输入，A是被减数，B被超越并借入。另一方面，我们得到两个最终输出，Diff（Difference）和Borrow out。

我们使用两个半数减法器电路，再加上“或”门，得到一个完整的完整减法器电路，与之前看到的全加法器电路相同。

让我们看一下框图，

在上图中，显示了实际的符号，而不是框图。在上一个减法器教程中，我们已经看到了两个逻辑门的真值表，它具有两个输入选项XOR和NAND门。此处在电路中添加了一个额外的门，或门。该电路与没有NOT门的全加器电路非常相似。

完整减法器电路真值表

由于全减法器电路处理三个输入，因此“真值”表也更新了三个输入列和两个输出列。

借入	输入A	输入B	DIFF	借出
0	0	0	0	0
0	1个	0	1个	0
0	0	1个	1个	1个
0	1个	1个	0	0
1个	0	0	1个	1个
1个	1个	0	0	0
1个	0	1个	0	1个
1个	1个	1个	1个	1个

我们还可以用布尔表达式表示完整的减法器电路构造。

对于DIFF，我们首先将A和B输入异或，然后再次将输出与 Borrow in进行 异或。因此，Diff是（A XOR B）XOR Borrow in。

（A⊕B）⊕借入。

现在，借出是：

可以进一步表示为

级联减法器电路

到目前为止，我们描述了具有逻辑门的单比特全减法器电路的结构。但是，如果我们要减去两个多于一个的位数怎么办？

这是完整的减法器电路的优点。我们可以级联单个位的全减法器电路，并且可以减去两个多位的二进制数。

在这种情况下，级联的全加器电路可以与非门一起使用。我们可以使用2的补码方法，这是将完整的加法器电路转换为完整的减法器的常用方法。在这种情况下，我们通常通过反相器或非门将全加法器的子逻辑输入逻辑反转。通过在全加法器电路的进位输入（LSB）为逻辑高电平或1时，将此 非反相输入（Minuend） 和 反相输入（Subtrahend）相加 ，我们用2的补码方法减去这两个二进制值。完全加法器（现在是完全减法器）的输出为Diff位，如果我们将进位求反，则将获得借位或MSB。我们实际上可以构造电路并观察输出。

减法器全电路的实际演示

我们将使用全加法器逻辑芯片74LS283N和非门IC 74LS04。使用的组件-

1. 4pin拨码开关2个
2. 4颗红色LED
3. 1个绿色LED
4. 8个4.7k电阻
5. 74LS283N
6. 74LS04
7. 13个1k电阻
8. 面包板
9. 连接线
10. 5V适配器

另外，在上述图像，74LS283N被显示在左侧和74LS04是在右边。74LS283N是具有进位提前功能的4位全减法TTL芯片。74LS04是一个非门IC，内部有六个非门。我们将使用其中的五个。

的引脚图中示出的示意图。

将这些IC用作全减法器电路的电路图 -

• 原理图中还显示了IC 74LS283N和74LS04的引脚图。引脚16和引脚8分别为VCC和地，
• 4个反相器门或非门连接在引脚5、3、14和12上。这些引脚是第一个4位数字（P），其中引脚5是MSB，引脚12是LSB。
• 另一方面，引脚6、2、15、11是第二个4位数字，其中引脚6是MSB，引脚11是LSB。
• 引脚4、1、13和10是DIFF输出。当无借位时，引脚4是MSB，引脚10是LSB。
• SW1是劣势，SW2是Minuend。我们将进位引脚（引脚7）连接到5V，以使其变为逻辑高电平。2的补码是必需的。
• 当DIP开关处于OFF状态时，所有输入引脚均使用1k电阻来提供逻辑0。由于有电阻，我们可以轻松地从逻辑1（二进制位1）切换到逻辑0（二进制位0）。我们正在使用5V电源。
• 当DIP开关为ON时，输入引脚会与5V短路，从而使这些DIP开关为逻辑高；我们用红色LED表示DIFF位，用绿色Led借出位。
• 由于74LS04，用于上拉的R12电阻无法提供足够的电流来驱动LED。同样，引脚7和引脚14分别是74LS04的接地引脚和5V引脚。我们还需要转换来自全加器74LS283N的借位。

查看下面的演示视频以进一步了解，我们在其中展示了减去两个4位二进制数的方法。

另外，请检查我们以前的组合逻辑电路：

1. 半加法器电路
2. 全加法器电路
3. 半减法器电路